توضیحات
آموزش مقدماتی VHDL برای طراحی FPGA و ASIC
نام دوره : Introduction to VHDL for FPGA and ASIC design
پیش نیاز:
- درک اوليه از الکترونيک و منطق مدار
توضیحات:
دوازده ویدیو ، از مباني VHDL، از جمله نهاد، معماري، و فرآيند.
توضيح تفاوت در VHDL متوالي و همزمان
. بحث در مورد روش طراحي همزمان خوب.
نمايش هايي در مورد نحوه استفاده از شبيه سازهاي Altera Modelsim و Xilinx Vivado.
شش پروژه آزمايشگاهي براي تجربه عملي، با مربي نشان مي دهد که چگونه هر آزمايشگاه را انجام مي داد.
دوره آموزش مقدماتی VHDL برای طراحی FPGA و ASIC براي چه کساني است:
- طراح مبتدي FPGA يا ASIC
نقد و بررسیها
هنوز بررسیای ثبت نشده است.