توضیحات

آموزش طراحی مدارهای ترتیبی در High-Level Synthesis (HLS)

نام دوره : High-Level Synthesis for FPGA, Part 2 – Sequential Circuits

پیش نیاز:

• درک مفاهیم پایه‌ای کدنویسی C/C++
• دوره “High-Level Synthesis for FPGA, Part 1 – Combinational Circuits“
• برد ارزیابی BASYS3
• ابزارهای Xilinx Vitis-HLS و Vivado

توضیحات

دوره آموزش طراحی مدارهای ترتیبی در High-Level Synthesis (HLS) یک معرفی به طراحی مدارهای ترتیبی در High-Level Synthesis (HLS) است.

اهداف دوره شامل توصیف، اشکال‌زدایی و پیاده‌سازی مدارهای منطقی ترتیبی بر روی FPGA با استفاده از زبان‌های C/C++ و بدون کمک از HDLها (مانند VHDL یا Verilog) است.

این دوره از نرم‌افزار و پلتفرم‌های سخت‌افزاری Xilinx HLS برای نمایش مثال‌ها و برنامه‌های واقعی استفاده می‌کند.

دوره عمدتاً از ابزار Xilinx Vitis-HLS برای توصیف، شبیه‌سازی و سنتز توضیحات طراحی سطح بالا به کد معادل HDL استفاده می‌کند.

این دوره همچنین نحوه استفاده از Integrated Logic Analyser (ILA) در Vivado را برای انجام اشکال‌زدایی زمان واقعی بر روی برد Basys3 توضیح می‌دهد.

این دوره اولین دوره‌ای است که جریان طراحی HLS و مهارت‌ها را همراه با مفاهیم مدارهای منطقی دیجیتال از ابتدا می‌سازد.

در طول دوره، شما با مثال‌های مختلفی آشنا خواهید شد که مفاهیم و تکنیک‌های HLS را توضیح می‌دهند.

این دوره شامل آزمون‌ها و تمرین‌های متعدد است که به شما کمک می‌کند تا روش‌ها و رویکردهای پیشنهادی را تمرین و تسلط پیدا کنید.

علاوه بر این، دوره از سه پروژه هیجان‌انگیز برای ترکیب تمام مفاهیم توضیح داده شده استفاده می‌کند تا مدارهای واقعی و کنترلرهای سخت‌افزاری طراحی شوند.

این دوره دومین دوره از یک سری دوره‌ها در زمینه HLS برای طراحی ماژول‌های سخت‌افزاری و تسریع الگوریتم‌ها بر روی FPGA هدف است.

در حالی که این دوره بر مدارهای ترتیبی تمرکز دارد، دوره اول نحوه توصیف مدارهای ترکیبی در HLS را توضیح می‌دهد.

دوره‌های دیگر در این سری توضیح می‌دهند که چگونه از HLS در طراحی مدارهای منطقی پیشرفته، تسریع الگوریتم‌ها و سیستم‌های ترکیبی CPU+ FPGA استفاده کنیم.

دوره آموزش طراحی مدارهای ترتیبی در High-Level Synthesis (HLS) برای چه کسانی است:

• مهندسان سخت‌افزار
• مهندسان نرم‌افزاری که به FPGA علاقه‌مند هستند
• اساتید، محققان، استادان دانشگاه که می‌خواهند از HLS مبتنی بر FPGA در دروس، دوره‌ها یا تحقیق‌های خود استفاده کنند
• علاقه‌مندان به مدارهای منطقی دیجیتال